1、有誰知道tmsko tk3000的變頻器說明書,變頻器出現u-04故障哪位大神給解決一下
U-04 變頻器恆速運行過電流
原因:1變頻器輸出迴路是否有接地或短路 2電機和變頻器連版線是否過長
3用矢量控制模式沒有權進行電機參數自學習 4負載發生突變或異常 5加減速時間設置太短 6電網電壓低 7變頻器選型偏小
對策:1重新配線 2加裝電抗器或輸出濾波器 3進行電機參數自學習
4檢查負載或減小負載的突變 5適當延長加減速時間 6檢查輸入電源 7選用功率等級大的變頻器
2、dsp能低進高出嗎,就是說接主機低電平入dsp,不從rca輸出到功放而是高電平直接接喇叭,請問可以嗎。
可以。不過不建議使用DSP處理器,主機可以改低電平輸出,就可以直接接功放版了。
如果喜歡權DSP上的那些調節功能的話,可以選一台有低電平輸入的dsp,既保證了音質又滿足了調音的需求。
dsp一般是高電平輸入的,其實就是一個集成了高轉低,DSP處理器甚至功放的設備。
(2)tms主機擴展資料:
DSP能夠實現數字信號處理技術的晶元。
DSP晶元的內部採用程序和數據分開的哈佛結構,具有專門的硬體乘法器,廣泛採用流水線操作,提供特殊的DSP指令,可以用來快速的實現各種數字信號處理演算法。
不同浮點DSP晶元所採用的浮點格式不完全一樣,有的DSP晶元採用自定義的浮點格式,如TMS320C3X,而有的DSP晶元則採用IEEE的標准浮點格式,如Motorola公司的MC96002、FUJITSU公司的MB86232和ZORAN公司的ZR35325等。
3、電腦主機配置作用?
1、CPU,這個主要取決於頻率和二級緩存,頻率越高、二級緩存越大,速度越快,現在的有三級緩存、四級緩存等,都影響相應速度。 2、內存,內存的存取速度取決於介面、顆粒數量多少與儲存大小(包括內存的介面,如:SDRAM133,DDR333,DDR2-533,DDR3-800),一般來說,內存越大,處理數據能力越強,速度就越快。 3、主板,主要還是處理晶元,如:筆記本i965比i945晶元處理能力更強,i945比i910晶元在處理數據的能力又更強些,依此類推。 4、硬碟,硬碟在日常使用中,考慮得少一些,不過也有是有一些影響的,首先,硬碟的轉速(分:高速硬碟和低速硬碟,高速硬碟一般用在大型伺服器中,如:10000轉,15000轉;低速硬碟用在一般電腦中,包括筆記本電腦),台式機電腦一般用7200轉,筆記本電腦一般用5400轉,這主要是考慮功耗和散熱原因。 硬碟速度又因介面不同,速率不同,一般而言,分IDE和SATA(也就是常說的串口)介面,早前的硬碟多是IDE介面,相比之下,存取速度比SATA介面的要慢些。 硬碟也隨著市場的發展,緩存由以前的2M升到了8M,現在是16M或32M或更大,就像CPU一樣,緩存越大,速度會快些。 5、顯卡:這項與運行超大程序軟體的響應速度有著直接聯系,如運行CAD2007,3DStudio、3DMAX等圖形軟體。顯卡除了硬體級別上的區分外,也有「共享顯存」技術的存在,和一般自帶顯存晶元的不同,就是該「共享顯存」技術,需要從內存讀取顯存,以處理相應程序的需要。或有人稱之為:動態顯存。這種技術更多用在筆記本電腦中。 6、電源,這個只要功率足夠和穩定性好,穩定的電源是很重要的。 7、顯示器:顯示器與主板的介面也一樣有影響,只是人們一般沒有太在乎(請查閱顯示設備相關技術資料)。
4、TMS320C54xDSP原理及應用的目錄
第1章 緒論
1.1 引言
1.2 dsp晶元概述
1.3 運算基礎
1.3.1 數據格式
1.3.2 定點算術運算
第2章 tms320c54x的cpu結構牙口存儲器配置
2.1 tms320c54xdsp的結構
2.1.1 tms320c54xdsp的基本結構
2.1.2 tms320c54xdsp的主要特點
2.2 tms320c54x的匯流排結構
2.3 tms320c54x的cpu結構
2.3.1 算術邏輯運算單元
2.3.2 累加器
2.3.3 桶形移位器
2.3.4 乘累加器單元
2.3.5 比較選擇存儲單元
2.3.6 指數編碼器
2.3.7 cpu狀態控制寄存器
2.3.8 定址單元
.2.4 tms320c54x存儲器和i/o空間
2.4.1 存儲器空間
2.4.2 程序存儲器
2.4.3 數據存儲器
2.4.4 i/o空間
第3章 指令系統
3.1 數據定址方式
3.1.1 指令的表示方法
3.1.2 數據定址方式
3.2 tms320c54x的指令系統
3.2.1 指令系統概述
3.2.2 指令系統分類
第4章 tms320c54x匯編語言程序設計
4.1 tms320c54x匯編語言的基本概念
4.1.1 tms320c54x匯編語句的組成
4.1.2 tms320c54x匯編語言中的常數、字元串、符號與表達
4.1.3 tms320c54x偽指令
4.1.4 tms320c54x宏命令
4.2 tms320c54x匯編語言程序設計的基本方法
4.2.1 tms320c54x匯編語言源程序的完整結構
4.2.2 順序結構程序
4.2.3 分支結構程序
4.2.4 循環結構程序
4.2.5 子程序結構
4.3 tms320c54x匯編語言程序的編輯、匯編與鏈接過程
4.4 匯編器
4.4.1 coff文件的一般概念
4.4.2 匯編器對段的處理
4.5 鏈接器
4.5.1 鏈接器對段的處理
4.5.2 鏈接器命令文件
4.5.3 程序重定位
4.6 simulator的使用方法
4.6.1 軟體模擬器概述
4.6.2 模擬命令
4.6.3 模擬器初始化命令文件
4.6.4 模擬外部中斷
4.7 匯編程序舉例
第5章 tms320c54x的引腳功能、流水線結構和外部匯流排結構
5.1 tms320c54x的引腳和信號說明
5.2 流水線結構
5.3 外部匯流排結構
5.3.1 外部匯流排介面信號
5.3.2 外部匯流排控制性能
5.3.3 外部匯流排介面時序圖
第6章 tms320c54x片內外設
6.1 時鍾發生器
6.1.1 時鍾電路
6.1.2 時鍾模塊編程
6.1.3 低功耗(節電)模式
6.2 中斷系統
6.2.1 中斷結構
6.2.2 中斷流程
6.2.3 中斷編程
6.3 定時器
6.3.1 定時器結構
6.3.2 定時器編程
6.4 主機介面
6.4.1 hpi結構及其工作方式
6.4.2 hpi介面設計
6.4.3 hpi控制寄存器
6.5 串列口
6.5.1 串列口概述
6.5.2 串列口的組成框圖
6.5.3 串列口編程
第7章 ccs開發工具及應用
7.1 ccs概述
7.1.1 ccs的發展
7.1.2 代碼生成工具
7.1.3 ccs集成開發環境
7.1.4 dsp/bios插件
7.1.5 硬體模擬和實時數據交換
7.1.6 ccs小結
7.2 ccs的安裝及窗口
7.2.1 ccs的安裝
7.2.2 ccs的文件和變數
7.2.3 ccs的窗口、主菜單和工具條
7.2.4 tms320c5402dsk的配置和使用
7.2.5 xds510pp的配置和使用
7.3 開發一個簡單的應用程序
7.3.1 創建一個新的工程
7.3.2 向一個工程里添加文件
7.3.3 查看源代碼
7.3.4 編譯和運行程序
7.3.5 修改程序設置和糾正語法錯誤
7.3.6 使用斷點和觀察窗口
7.3.7 使用觀察窗口觀察structure變數
7.3.8 測算源代碼執行時間
7.4 演算法和數據測試的例子
7.4.1 打開和查看工程
7.4.2 回顧源代碼
7.4.3 為i/o文件增加探針
7.4.4 顯示圖形
7.4.5 執行程序和繪制圖形
7.4.6 調節增益
7.4.7 gel文件的使用
7.4.8 進一步的探索
7.5 使用dsp/bios的語音實例[21]
7.5.1 dsp/biosswi和pip模塊概述
7.5.2 語音實例
7.5.3 結論
第8章 dsp晶元應用
8.1 引言
8.2 dsp晶元c語言開發簡介
8.2.1 tms320c54xc/c++編譯器支持的數據類型
8.2.2 c語言的數據訪問方法
8.2.3 c語言和匯編語言的混合編程方法
8.2.4 中斷函數
8.2.5 存儲器模式
8.2.6 其他注意事項
8.3 模/數介面設計
8.3.1 tlc320ad50及其介面[26]
8.3.2 模/數介面的硬體電路設計
8.3.3 模/數介面的軟體設計
8.4 存儲器介面設計
8.4.1 tms320c5409的存儲器介面
8.4.2 flash擦寫
8.4.3 bootload設計
8.5 g.726語音編解碼系統
8.5.1 g.726演算法簡介
8.5.2 系統構成
8.5.3 系統軟硬體設計
8.5.4 系統調試
8.6 語音實時變速系統
8.6.1 語音變速演算法簡介
8.6.2 系統構成
8.6.3 系統軟硬體設計
8.6.4 系統調試
附錄
附錄1 tms320系列dsp的命名方法
附錄2 tms320c54x引腳信號說明
附錄3 tms320c54xdsp的中斷向量和中斷優先權
附錄4 tms320c54x片內存儲器映像外圍電路寄存器
參考文獻
5、晶元解密型號TMS320F2806哪裡可以做?
TMS320F2806 具有快閃記憶體的 32位數字信號控制器
供應商:拍明芯城元器件商城(正在供貨)
描述
F2806x Piccolo™系列微控制器 (MCU) 為 C28x 內核以及與引腳較少的器件中的高度集成控制外設耦合的 CLA 供電。該系列器件的代碼與基於 C28x 的舊版代碼兼容,同時具有較高的模擬集成度。
一個內部穩壓器實現了單電源軌運行。對 HRPWM 模塊實施了改進,以提供雙邊緣控制 (調頻)。器件內還新增了採用 10 位內部基準的模擬比較器,可通過與其直接相連來控制 ePWM 輸出。ADC 可在 0V 至 3.3V 的固定滿量程范圍內實施轉換,支持 VREFHI/VREFLO 基準的比例運算。ADC 介面已針對低開銷和延遲進行了優化。
特性
高效 32 位 CPU (TMS320C28x)
90Mhz(周期時間為 11.11ns)
16 × 16 和 32 × 32 乘法和累加 (MAC) 運算
16 × 16 雙 MAC
哈佛 (Harvard) 匯流排架構
連動運算
快速中斷響應和處理
統一存儲器編程模型
高效代碼(使用 C/C++ 和匯編語言)
浮點單元 (FPU)
本地單精度浮點運算
可編程平行加速器 (CLA)
32 位浮點算術加速器
獨立於主 CPU 之外的代碼執行
Viterbi、復雜算術、循環冗餘校驗 (CRC) 單元 (VCU)
擴展了 C28x 指令集以支持復雜的乘法、Viterbi 運算和循環冗餘校驗 (CRC)
嵌入式存儲器
高達 256KB 的快閃記憶體
高達 100KB 的隨機存取存儲器 (RAM)
2KB 一次性可編程 (OTP) ROM
6 通道直接存儲器訪問(DMA)
低器件和系統成本
3.3V 單電源
無需電源排序
集成型加電復位和欠壓復位
低功耗操作模式
無模擬支持引腳
尾數法:小尾數法
支持 JTAG 邊界掃描
IEEE 標准 1149.1-1990 標准測試訪問埠和邊界掃面架構
計時
兩個內部零引腳振盪器
片載晶體振盪器/外部時鍾輸入
看門狗定時器模塊
丟失時鍾檢測電路
可支持所有外設中斷的外設中斷擴展 (PIE) 模塊
三個 32 位 CPU 定時器
高級控制外設
多達 8 個增強型脈寬調制器 (ePWM) 模塊
總共 16 個 PWM 通道(可支持 8 個 HRPWM)
每個 模塊中的獨立 16 位定時器
3 個輸入增強型捕捉 (eCAP) 模塊
多達 4 個高解析度捕捉 (HRCAP) 模塊
多達 2 個增強型正交編碼器脈沖 (eQEP) 模塊
12 位模數轉換器 (ADC),具有雙路采樣與保持 (S/H) 功能
高達 3.46每秒一百萬次采樣
高達 16 通道
片上溫度感測器
128 位安全密鑰和鎖
保護安全內存塊
防止固件逆向工程
串列埠外設
兩個串列通信介面 (SCI) [UART] 模塊
兩個串列外設介面 (SPI) 模塊
一個集成電路間 (I2C) 匯流排
一個多通道緩沖串列埠 (McBSP) 匯流排
一個增強型控制器區域網絡 (eCAN)
通用串列匯流排 (USB) 2.0
(關於可用性,請參見「器件比較表」)
全速器件模式
全速或低速主機模式
多達 54 個支持輸入濾波的獨立可編程、復用通用輸入/輸出 (GPIO) 引腳
高級模擬 特性
分析和斷點功能
通過硬體進行實時調試
封裝選項
80 引腳 PFP 和 100 引腳 PZP PowerPAD ™散熱增強薄型四方扁平封裝 (HTQFP)
80 引腳 PN 和 100 引腳 PZ 薄型四方扁平封裝 (LQFP)
溫度選項
T:-40°C 至 105°C
S:-40°C 至 125°C
Q:-40°C 至 125°C(通過針對汽車 應用的 AEC Q100 認證)
6、求TMS320c6416的原理和使用方法
http://www.embeded.cn/article/6176.htm
在第三代移動通信系統WCDMA和CDMA2000中,為了能提供大容量和高質量的語音、可變速率數據、圖像等業務,無線空中介面的傳輸速率在室內環境最高要達到2Mbit/s,在室外移動環境最高要達到384kbit/s。因此需要無線基站提供強大的處理能力。TI公司新推出的TMS320C6416是目前處理能力最強大的處理器(DSP),它的主頻高達600MHz,專門用於設計高性能的3G無線基站。本文僅就TMS320C6416的硬體結構及其在 3G基站上行鏈路基帶處理中的應用做一介紹。
1 TMS320C6416硬體結構
TMS320C6416 的硬體結構如圖1所示。內部包括一個DSP內核、一級數據Cache、一級程序Cache、二級存儲器、增強型DMA控制器(EDMA)、Vterbi解碼協處理器(VCP)、Turbo解碼協處理器(TCP);對外介麵包括兩個外部存儲器介面(EMIFA和EMIFB)、主機介面(HPI)、PCI介面、UTOPIA介面、多通道緩沖串口(McBSP)。
DSP內核採用超長指令字(VLIW)體系結構,有8個功能單元、64個32bit通用寄存器。一個時鍾周期同時執行8條指令,運算能力可達到 4800MIPS(每秒百萬條指令),支持8/16/32/64bit的數據類型。兩個乘法累加單元一個時鍾周期可同時執行4組16×16bit乘法或8 組8×8bit乘法,每個功能單元在硬體上都增加了附加功能,增強了指令集的正交性。除此之外還增加了一些指令用以削減代碼長度和增加寄存器的靈活性。 TMS320C6416以後版本的主頻可升級到1.1GHz。
為使數據能保持對超快速DSP內核的供給,TMS320C6416採用了兩級超高速緩存器,即16Kbyte的一級數據Cache、16Kbyte的一級程序Cache和1024Kbyte的數據和程序統一內存。為了達到更大的擴展,1024Kbyte內存中的256Kbyte存儲空間可設置用作二級Cache。
在內存和外設介面(EMIFA介面、EMIFB介面、HPI或PCI介面、McBSP串口、UTOPIA介面等)之間所有的數據傳輸都由EDMA來處理。 TMS320C6416的EDMA共有64個通道,每個通道的優先順序都可編程設置,每個通道都對應一個專用同步觸發事件,使得EDMA可以被外設來的中斷、外部硬體中斷、其它EDMA傳輸完成的中斷等事件觸發,開始進行數據的搬移。EDMA完成一個完整的數據搬移後,可從通道傳輸參數記錄指定的鏈接地址處重新載入該通道傳輸參數。EDMA傳輸完成後,EDMA控制器可以產生一個到DSP內核的中斷,出可以產生一個中斷觸發另一個EDMA通道開始傳輸。
TMS320C6416的存儲器介面提供了到SDRAM、SBSRAM、非同步器件如SRAM/ROM等存儲器的無終介面,也可連接到外部I/O器件。存儲器介面有EMIFA和EMIFB,其中EMIFA介面有64bit寬的數據匯流排,可連接64/32/16/8bit的器件;EMIFB介面有16bit寬的數據匯流排,可連接16/8bit的器件。一般情況下,EMIFA介面連接外部存儲器(如SDRAM),EMIFB介面連接外部I/O器件(如FPGA)。
HPI是一個16/32Bit寬的非同步並行介面,外部主機通過它可直接訪問DSP的地址空間,也可向DSP載入程序。HPI介面支持16bit寬的數據匯流排和32bit寬的數據匯流排兩種模式,兩者均工作在非同步從方式。
在TMS320C6416 中,增加了一個PCI介面,使得DSP很容易通過PCI介面無縫連接到一個具有PCI功能的外部主CPU上。PCI介面符合PCI2.2規范;具有PCI 主/從功能;支持32bit寬的地址和數據復用匯流排;工作頻率最高為33MHz;外部主機可通過PCI介面訪問DSP內部所有地址空間,向DSP載入程序;DSP也可通過該介面訪問外部PCI存儲空間。PCI介面和HPI介面共用相同的管腳,因此實際設計時兩者只能選一個。
在TMS320C6416 中,還增加了一個UTOPIA介面,它支持UTOPIA II規范,發送數據匯流排和接收數據匯流排均為8bit寬,工作頻率最高可達50MHz。UTOPIA介面作為ATM控制器的從方,在ATM層器件和物理層器件之間提供了一個標準的硬體介面。由於TMS320C6416內部沒有專用的硬體模塊處理ATM適應層功能,因此ATM適應層功能應該由DSP軟體來實現。
另外,TMS320C6416還有三個多通道緩沖串口(McBSP),工作頻率最高可達100MHz。其中McBSP1串口和UTOPIA介面復用,McBSP2串口和PCI的EEPROM介面復用,使用時要注意。
由於TMS320C6416採用了新型晶元製造工藝,I/O電壓為3.3V,內核電壓僅為1.2V。當時鍾頻率為600MHz時,DSP的最大功耗小於1.6W。
2 Viterbi解碼協處理器VCP
在WCDMA系統中,語音和低速信令傳輸採用卷積碼。卷積碼解碼方法有門限解碼、硬判斷Viterbi解碼和軟判斷Viterbi解碼。TMS320C6416中的VCP可進行硬判決Viterbi解碼或辦判決Viterbi解碼。
VCP的輸入為DSP軟體根據待解碼數據計算得到的分支度量。若為硬判決,每個輸出符號用1bit表示;若為軟判決,每個輸出符號用16bit表示, VCP也計算Vterbi解碼的質量指示Yamamoto比特。VCP的可編程參數包括:約束長度K(5、6、7、8、9)、編碼速率r(1/2、 1/3、1/4)、編碼器生成多項式、編碼塊長度F、是否使用滑窗及滑窗參數(可靠程度R、收斂長度C)、硬判決還是軟判決、計算狀態矩陣的初始條件、質量指示Yamamoto比特門限等。
VCP的內部結構如圖2所示。其中EDMA介麵包含解碼輸入數據 FIFO和輸出數據FIFO;存儲單元包含存儲器內部狀態矩陣和判決的回溯路徑;運算單元根據輸入分支度量進行加、比較、選擇運算和回溯;VCPINT為 VCP解碼完成後到DSP內核的中斷;VCPXEVT觸發EDMA通道29,搬移VCP的可編程配置參數或待解碼數據的分支度量到VCP內部寄存器或內部輸入FIFO;VCPREVT觸發EDMA通道28,從VCP輸出FIFO搬移解碼結果到DSP內部或外部存儲區。
DSP協同VCP進行解碼處理的過程如下:
(1)DSP初始化輸入緩沖區。DSP根據待解碼數據預先計算其分支度量(分支度量的計算見參考文獻[5]),並寫入指定的緩沖區。
(2)DSP分配輸出緩沖區,准備存儲解碼結果。
(3)准備VCP的寄存器配置參數。這些參數首先准備好放在DSP的內存或外存,當VCP啟動時由EDMA寫入VCP內部寄存器。
(4)設置EDMA參數。設置EDMA通道29參數,由VCPXEVT觸發,搬移VCP配置參數到VCP內部寄存器,搬移待解碼數據的分支度量到VCP內部輸入 FIFO;設置EDMA通道28參數,由VCPREVT觸發,從VCP輸出FIFO搬移VCP解碼結果到DSP指定的輸出緩沖區。
(5)使能EDMA。使能EDMA通道28和29,使其可以響應VCPXEVT和VCPREVT同步觸發事件。
(6)啟動VCP。DSP寫「開始」命令到VCP內部的命令寄存器(VCPEXE),這會使VCP生成VCPXEVT事件,觸發EDMA通道29,搬移配置參數和待解碼數據的分支度量到VCP。
(7)處理VCP解碼結果。VCP解碼完成後會觸發EDMA,由EMDA通道28搬移解碼結果到DSP指定的輸出緩沖,還會產生到DSP內核的中斷。DSP應響應這個中斷,對解碼結果進行處理。
VCP 的工作頻率為150MHz,最大可處理558路7.95 ARM語音信道。對於3G ARM 12.2K語音信道,約束長度為9,編碼速率為1/3,編碼數據的長度為81,當信噪比SNR為1dB時解碼結果的誤碼率BER為1.00E-02,當信噪比SNR為3.25dB時解碼結果的誤碼率BER為1.00E-05。
3 Turbo解碼協處理器TCP
在WCDMA、CDMA2000系統中,數據傳輸採用Turbo碼。Turbo解碼演算法包括軟輸出Viterbi演算法(SOVA)、最大後驗概率演算法(MAP)。TMS320C6416中的TCP中採用的是MAX*-LOG-MAP解碼演算法。
TCP 執行的解碼演算法是一種迭代MAP演算法,原理框圖如圖3所示。第一個MAP解碼器接收信息比特R0和校驗比特R1,產生的軟輸出A1e進行交織作為對先驗概率的改進估計,輸入到第二個MAP解碼器中。第二個MAP解碼器還同時輸入接收信息序列的交絞序列/RO和校驗比較序列R2,解碼產生的軟輸出A2e進行解交織並作為第一個MAP解碼器的先驗概率,這樣反復進行,成為迭代解碼。經過多次迭代後,對第二個MAP解碼器的輸出結果A2進行解交織和硬判決,作為 Turbo解碼器的解碼結果。
TCP有兩種解碼模式,當編碼塊長度大小等於5114時,TCP完成MAP演算法和整個迭代過程,直接輸出解碼硬判決結果;當編碼塊長度大於5114(僅對CDMA2000而言)時, TCP僅完成MAP演算法,多次迭代、交織、解交織和硬判決由DSP軟體來完成。對WCDMA系統而言,編碼塊長度小於等於5114,此時TCP完成整個解碼過程。
待解碼數據的系統信息位和校驗位必須由DSP進行8 比特量化處理。8比特中第一位為符號位,接著四位是整數位,最後三位為小數位(具體計算見參考文獻[2])。量化後才能輸入到TCP進行解碼。TCP解碼後每個輸出符號用1bit表示。TCP的可編程配置參數包括:編碼速率r(1/3、1/4)、編碼塊長度F、解碼模式選擇、最大迭次數、停止迭代的信噪比(SNR)門限等。DSP輸入到TCP的數據還包括Turbo碼交織表。
TCP 的結構框圖和VCP的結構框圖類似,如圖4所示。輸入數據(待解碼數據、配置參數、交織表)都由EDMA通道31輸入到TCP內,EDMA通道31由 TCP發出的同步事件TCPXEVT觸發;解碼結果由EDMA通道30從TCP內搬移到DSP指定的存儲區,EDMA通道30由TCP發出的同步事件 TCPREVT觸發;TCP解碼完成後也生成一個到DSP內核的中斷TCPINT。
DSP協同TCP進行解碼處理的過程和VCP類似,具體過程如下:
(1)DSP初始化輸入緩沖區。DSP對待解碼數據進行8bit量化並寫放指定緩沖區,Turbo碼交織表也寫入指定緩沖區。
(2)DSP分配輸出緩沖區,准備存儲結果。
(3)准備TCP的寄存器配置參數,TCP啟動後由EDMA寫入TCP內部寄存器。
(4)設置EDMA參數。設置EDMA通道30、31參數,由TCP的兩個同步事件觸發,控制EDMA向TCP輸入數據和從TCP輸出解碼結果。
(5)使能EDMA。使能EDMA通道30和31,使其可以響應TCPXEVT和TCPREVT同步觸發事件。
(6)啟動TCP。DSP寫「開始」命令到TCP內部命令寄存器,這會使TCP生成TCPXEVT事件,觸發EDMA通道31,搬移待解碼數據、交織表、寄存器配置參數到TCP。
(7)處理TCP解碼結果。TCP解碼完成後會觸發EDMA通道30輸出解碼結果,還會產生到DSP內核的中斷。DSP響應這個中斷,對解碼結果進行處理。
TCP 的工作頻率為300MHz,最大可處理29路384K數據信道;對編碼速率1/3、編碼塊長度為3840的數據幀進行6次迭次解碼所需時間為0.3ms。對於編碼速率1/3、編碼塊長度為1400的數據幀進行8次迭代解碼,當信噪比SNR為0.8dB時解碼結果的誤碼率BER為1.00E-04,當信噪比 SNR為1.6dB時解碼結果的誤碼率BER為5.00E-08。
4 TMS320C6416在WCDMA基站上行鏈路基帶處理中的應用
TMS320C6416 在WCDMA基站上行鏈路基帶處理中的應用方案如圖5所示。在該方案中,經過射頻接收、A/D轉換、中頻處理後的數據送到FPGA/ASIC, FPGA/ASIC完成碼片速率級處理如RAKE接收等;然後送到DSP,DSP(TMS320C6416)主要進行符號速率級演算法處理,如第二次解交織、物理信道合並、傳輸信道解復用、解速率匹配、合並無線幀、第一次解交織、Viterbi解碼/Turbo解碼、去CRC校驗比特、FP幀組成等。外部主CPU完成信令面協議的處理,同時控制整個單板。
DSP的 16bit寬的EMIFB非同步介面連接到FPGA/ASIC,用來控制FPGA/ASIC並讀取解調後的數據;DSP的HPI介面連接到外部主CPU,外部主CPU通過HPI下發信道的建立、刪除等命令;DSP的64bit寬的EMIFA介面連接到一個外部SDRAM,用來緩存處理過程中的中間數據; UTOPIA介面連接到介面電路,把FP幀轉換成ATM信元進而送到RNC進行上層業務處理。
在WCDMA 系統中,移動終端發出的信號通過空中介面到達無線基站。在基站中經過射頻接收、中頻處理、RAKE接收,然後進行信道解復用、解交織和 Viterbi/Turbo解碼處理。在沒有採用TMS320C6416的系統中,兩種解碼可以由DSP軟體來實現,但這會大大降低DSP處理其它業務的能力;解碼也可以由外部FPGA/ASIC硬體實現,但這會增加單板器件的密度和功耗。TMS320C6416除了具有比一般DSP更強大的處理能力外,內部還集成了一個Viterbi解碼處理器和Turbo解碼協處理器,提供的符號率處理性能幾乎是TMS320C6203的十幾倍,因此 TMS320C6416十分適合3G基站基帶符號速率級處理。
TMS320C6203 現已用在大多數無線設備製造商的3G基站設計中。為了在低功耗和低成本下具有更大的通道密度,這些廠商需重新設計他們的設備。而TMS320C6416目標代碼與TMS320C6203兼容,軟體移值方便,再加上TMS320C6416具有的強大處理能力和低功耗特性,目前已有很多無線設備製造商打算在 3G基站設計中採用TMS320C6416。
7、.hpi 文件是什麼東東?用什麼軟體打開呀?
實在不好意思,真的沒聽過這各格式的文件。愛莫能助了。
***********************
HPI主機介面構成
TMS320C5402晶元的HPI介面分為HPI8(8位主機介面)和HPI16(16位主機介面)兩種,其應用方式大同小異,限於篇幅本文主要介紹HPI8。HPI8實際上是一個8位的並行埠,主機通過它可以直接訪問DSP片內的一段RAM。在早期的DSP中,這段公用的RAM是一段2K字的雙口RAM(對於TMSVC5402則可以訪問所有的片內RAM)。當主機和DSP同時訪問同一地址時,主機優先。由於TI的DSP晶元都是16位的,而HPI8隻有8根數據線,所以數據的傳輸必須以位元組為單位。在DSP與主機傳送數據時,HPI能自動地將外部介面傳來連續的8位數組合成16位數後傳送給主機。
HPI主機由以下五個部分組成:
·HPI存儲器(DARAM)。HPI RAM主要用於DSP與主機之間傳送數據,也可以用作通用的雙導址數據RAM或程序RAM。
·HPI地址寄存器(HPIA)。它只能由主機對直接訪問。該寄存器中存放著當前定址的HPI存儲單元的地址。
·HPI數據鎖存器(HPID)。它也只能由主機對其直接訪問。如果當前進行讀操作,則HPID中存放的是要從HPI存儲器中讀出的數據;如果當前進行寫操作,則HPID中存放的是將要寫到HPI存儲器的數據。
·HPI控制寄存器(HPIC)。DSP和主機都能對它直接訪問。
·HPI控制邏輯。用於處理HPI與主機之間的介面信號。
HPI控制寄存器(HPIC)對HPI的工作模式進行控制,HPIC必須在進行HPI訪問前由主機初始化。當主機要隨機訪問HPI RAM時,必須先發送一個地址到HPIA(HPI地址寄存器),然後訪問該地址所指向的RAM單元。當主機需要連續訪問一段HPI RAM中,則需要發送該段首地址到HPIA,然後以地址自增的方式訪問。這時候主機每訪問完一個存儲單元後HPIA自動指向下一個單元。主機可以通過置位HPIC中的DSPINT位來中斷DSP晶元,DSP晶元也可以通過置位HPIC中的HINT位來中斷主機,此時HPI的引腳HINT被置位低電平,從而向主機發出中斷請求。主機可以通過置位HINT來屏蔽此中斷。HPI的數據、控制引腳都是專用的,它保證了HPI和DSP操作的並行性。HPI的引腳在無主機訪問時呈高阻態,因此可以直接掛在主機數據匯流排上,使得硬體電路特別簡單。
HPI引腳由以下幾部分組成:
(1)HD0~HD7:雙向並行三態數據匯流排。當不傳送數據(HDSx或HCS=1)或EMU1/OFF=0時,HD0~HD7均處於高阻態。
(2)HCS:HPI片選信號。作為HPI的使能輸入端,在每次定址期間必須為低電平,而在兩次定址之間也可以停留在低電平。
(3)HAS:地址選通信號,此信號用於主機的數據線和地址線復用的情況。當不用時此信號應接高。
(4)HBIL:位元組識別信號,用於識別主機傳送過來的是第一個位元組還是第二個位元組。當HBIL=0時為第一個位元組,HBIL=1時為第二個位元組。
(5)HCNTL0、HCNTL1:主機控制信號,用來選擇主機所要定址的寄存器。當HCNTL1/HENTL0為00時,表明主機訪問HPIC;當為01時,表明主機訪問用HPIA指向的HPID,每讀一次,HPIA事後增加1,每寫一次,HPIA事先增加1;當為10時,表明主機訪問HPIA;當為11時,表明主機訪問HPID,而HPIA不受影響。
(6)HDS1、HDS2:數據選通信號,在主機定址HPI周期內控制數據的傳送。
(7)HINT:HPI中斷輸出信號,受HPIC中的HINT位控制。
(8)HRDY:HPI准備好端。高電平表示HPI已准備好執行一次數據傳送;低電平表示HPI正忙於完成當前事務,用於連續高速主機。
(9)HR/W:HPI讀寫信號。高電平表示主機要讀HPI,低電平表示寫HPI。
(10)HPIENA:HPI允許信號,若系統選中HPI則將它連到高電平,否則懸空或接低電平。
主機訪問HPI的一個字包括兩個步驟:首先訪問第一個位元組,此時HBIL為0;然後訪問第二個位元組,此時HBIL為1;這兩步組成一個訪問單元。這個訪問單元不可被拆開或顛倒,不管當前訪問的是HPIA、HPIC還是HPID。
HPI有兩種工作方式:
·共用定址方式(SAM),這是常用的操作方式。在SAM方式下,主機和DSP都能定址HPI寄存器,非同步工作的主機的定址可以在HPI內部得到同步。如果DSP與主機的周期發生沖突,主機有優先權。
·僅主機定址方式(HOM)。在HOM方式下,只能讓主機定址HPI存儲器,DSP則處於復位狀態或所有內部和外部時鍾都停止的IDLE2空轉狀態(最小功耗狀態);
HPI支持DSP與主機之間數據的高速傳輸。在SAM工作方式,若HPI每5個時鍾周期傳送一個位元組,主機的運行頻率可達(fdsp×n)/5。其中fdsp是DSP的時鍾頻率,n是主機進行一次外部定址所需的周期數,通常n為3(或4)。假定DSP的運行頻率為100MHz,主機的時鍾頻率可達60(或80)MHz,且不需插入等待周期。而在HOM方式下,主機可以更快的速度工作,且與DSP的時鍾頻率無關。
8、HPI是什麼意思?
HPI主機介面構成
TMS320C5402晶元的HPI介面分為HPI8(8位主機介面)和HPI16(16位主機介面)兩種,其應用方式大同小異,限於篇幅本文主要介紹HPI8。HPI8實際上是一個8位的並行埠,主機通過它可以直接訪問DSP片內的一段RAM。在早期的DSP中,這段公用的RAM是一段2K字的雙口RAM(對於TMSVC5402則可以訪問所有的片內RAM)。當主機和DSP同時訪問同一地址時,主機優先。由於TI的DSP晶元都是16位的,而HPI8隻有8根數據線,所以數據的傳輸必須以位元組為單位。在DSP與主機傳送數據時,HPI能自動地將外部介面傳來連續的8位數組合成16位數後傳送給主機。
HPI主機由以下五個部分組成:
·HPI存儲器(DARAM)。HPI RAM主要用於DSP與主機之間傳送數據,也可以用作通用的雙導址數據RAM或程序RAM。
·HPI地址寄存器(HPIA)。它只能由主機對直接訪問。該寄存器中存放著當前定址的HPI存儲單元的地址。
·HPI數據鎖存器(HPID)。它也只能由主機對其直接訪問。如果當前進行讀操作,則HPID中存放的是要從HPI存儲器中讀出的數據;如果當前進行寫操作,則HPID中存放的是將要寫到HPI存儲器的數據。
·HPI控制寄存器(HPIC)。DSP和主機都能對它直接訪問。
·HPI控制邏輯。用於處理HPI與主機之間的介面信號。
HPI控制寄存器(HPIC)對HPI的工作模式進行控制,HPIC必須在進行HPI訪問前由主機初始化。當主機要隨機訪問HPI RAM時,必須先發送一個地址到HPIA(HPI地址寄存器),然後訪問該地址所指向的RAM單元。當主機需要連續訪問一段HPI RAM中,則需要發送該段首地址到HPIA,然後以地址自增的方式訪問。這時候主機每訪問完一個存儲單元後HPIA自動指向下一個單元。主機可以通過置位HPIC中的DSPINT位來中斷DSP晶元,DSP晶元也可以通過置位HPIC中的HINT位來中斷主機,此時HPI的引腳HINT被置位低電平,從而向主機發出中斷請求。主機可以通過置位HINT來屏蔽此中斷。HPI的數據、控制引腳都是專用的,它保證了HPI和DSP操作的並行性。HPI的引腳在無主機訪問時呈高阻態,因此可以直接掛在主機數據匯流排上,使得硬體電路特別簡單。
HPI引腳由以下幾部分組成:
(1)HD0~HD7:雙向並行三態數據匯流排。當不傳送數據(HDSx或HCS=1)或EMU1/OFF=0時,HD0~HD7均處於高阻態。
(2)HCS:HPI片選信號。作為HPI的使能輸入端,在每次定址期間必須為低電平,而在兩次定址之間也可以停留在低電平。
(3)HAS:地址選通信號,此信號用於主機的數據線和地址線復用的情況。當不用時此信號應接高。
(4)HBIL:位元組識別信號,用於識別主機傳送過來的是第一個位元組還是第二個位元組。當HBIL=0時為第一個位元組,HBIL=1時為第二個位元組。
(5)HCNTL0、HCNTL1:主機控制信號,用來選擇主機所要定址的寄存器。當HCNTL1/HENTL0為00時,表明主機訪問HPIC;當為01時,表明主機訪問用HPIA指向的HPID,每讀一次,HPIA事後增加1,每寫一次,HPIA事先增加1;當為10時,表明主機訪問HPIA;當為11時,表明主機訪問HPID,而HPIA不受影響。
(6)HDS1、HDS2:數據選通信號,在主機定址HPI周期內控制數據的傳送。
(7)HINT:HPI中斷輸出信號,受HPIC中的HINT位控制。
(8)HRDY:HPI准備好端。高電平表示HPI已准備好執行一次數據傳送;低電平表示HPI正忙於完成當前事務,用於連續高速主機。
(9)HR/W:HPI讀寫信號。高電平表示主機要讀HPI,低電平表示寫HPI。
(10)HPIENA:HPI允許信號,若系統選中HPI則將它連到高電平,否則懸空或接低電平。
主機訪問HPI的一個字包括兩個步驟:首先訪問第一個位元組,此時HBIL為0;然後訪問第二個位元組,此時HBIL為1;這兩步組成一個訪問單元。這個訪問單元不可被拆開或顛倒,不管當前訪問的是HPIA、HPIC還是HPID。
HPI有兩種工作方式:
·共用定址方式(SAM),這是常用的操作方式。在SAM方式下,主機和DSP都能定址HPI寄存器,非同步工作的主機的定址可以在HPI內部得到同步。如果DSP與主機的周期發生沖突,主機有優先權。
·僅主機定址方式(HOM)。在HOM方式下,只能讓主機定址HPI存儲器,DSP則處於復位狀態或所有內部和外部時鍾都停止的IDLE2空轉狀態(最小功耗狀態);
HPI支持DSP與主機之間數據的高速傳輸。在SAM工作方式,若HPI每5個時鍾周期傳送一個位元組,主機的運行頻率可達(fdsp×n)/5。其中fdsp是DSP的時鍾頻率,n是主機進行一次外部定址所需的周期數,通常n為3(或4)。假定DSP的運行頻率為100MHz,主機的時鍾頻率可達60(或80)MHz,且不需插入等待周期。而在HOM方式下,主機可以更快的速度工作,且與DSP的時鍾頻率無關。
這樣滿意了吧!不說清楚怎麼給你解釋啊!
9、pos機怎麼升級新系統
1.監聽程序抄大多時間是隱藏的,或從任務欄點擊查看。監聽程序定期檢測伺服器是否有新版本發布從 伺服器下載log文件,然後和本機log文件比對(新的版本號,日期,比較大小來實現)。若版本號 無更新,則無響應。若版本號更新,則彈出消息給用戶,詢問用戶是否立即升級,若設定為固定時 間升級則不彈出詢問消息。
2. 用戶選擇升級後,主機則命令pos機端關閉主程序,然後將cupos文件夾傳送給主機,主機按編號 將不同pos端的cupos文件匯總,並保存到備份的文件夾里。
3. 主機將備份的舊版本傳送給伺服器,伺服器創建一個臨時文件夾用來存放。上傳完畢後,服務 器開始按照店面順序,處理舊版本的文件,用新版本文件,替換覆蓋舊文件,實現舊版本的升級。
4. 升級過程結束後,伺服器將新文件按指定順序下發到各個主機端,主機端存放到指定的文件夾,然 後按各個對應的pos端,將新版本的cupos覆蓋舊版的cupos文件,覆蓋完成後,pos機更新完成, 並發送報告給主機,主機在日誌中記錄新版本號,然後重新啟動各個pos機的主程序,至此升級完成
10、TASCO tms-723的使用說明
光學系統 測定角度 入射角60°-受光角60°/入射角20°-受光角20°, 可由按鍵切換選擇
測量范專圍屬 0~100(解析度1)
再現性 ±5%F.S.,±1 digit
顯示範圍 0~199
受測面積 60°時:6*3mm; 20°時:4*3mm
光源 LED,波長890mm
受光器 SPD,高精度矽光感應器
校正方式 ZERO,SPAN兩點校正,附標准校正片
電源 三號電池*4
其他功能 測量值保留HOLD/自動手動關機/測定角指定20°-60度°
外型尺寸mm(350g) 主機140*75*34/感應器D88*W30*H45mm
備注 測量值在70°以上,請以20°測量之