tms主机

1、有谁知道tmsko tk3000的变频器说明书，变频器出现u-04故障哪位大神给解决一下

U-04 变频器恒速运行过电流
原因：1变频器输出回路是否有接地或短路 2电机和变频器连版线是否过长
3用矢量控制模式没有权进行电机参数自学习 4负载发生突变或异常 5加减速时间设置太短 6电网电压低 7变频器选型偏小
对策：1重新配线 2加装电抗器或输出滤波器 3进行电机参数自学习
4检查负载或减小负载的突变 5适当延长加减速时间 6检查输入电源 7选用功率等级大的变频器

2、dsp能低进高出吗，就是说接主机低电平入dsp，不从rca输出到功放而是高电平直接接喇叭，请问可以吗。

可以。不过不建议使用DSP处理器，主机可以改低电平输出，就可以直接接功放版了。

如果喜欢权DSP上的那些调节功能的话，可以选一台有低电平输入的dsp，既保证了音质又满足了调音的需求。

dsp一般是高电平输入的，其实就是一个集成了高转低，DSP处理器甚至功放的设备。

(2)tms主机扩展资料：

DSP能够实现数字信号处理技术的芯片。

DSP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以用来快速的实现各种数字信号处理算法。

不同浮点DSP芯片所采用的浮点格式不完全一样，有的DSP芯片采用自定义的浮点格式，如TMS320C3X，而有的DSP芯片则采用IEEE的标准浮点格式，如Motorola公司的MC96002、FUJITSU公司的MB86232和ZORAN公司的ZR35325等。

3、电脑主机配置作用？

1、CPU，这个主要取决于频率和二级缓存，频率越高、二级缓存越大，速度越快，现在的有三级缓存、四级缓存等，都影响相应速度。 2、内存，内存的存取速度取决于接口、颗粒数量多少与储存大小（包括内存的接口,如：SDRAM133，DDR333，DDR2-533，DDR3-800），一般来说，内存越大，处理数据能力越强，速度就越快。 3、主板，主要还是处理芯片，如：笔记本i965比i945芯片处理能力更强，i945比i910芯片在处理数据的能力又更强些，依此类推。 4、硬盘，硬盘在日常使用中，考虑得少一些，不过也有是有一些影响的，首先，硬盘的转速（分：高速硬盘和低速硬盘，高速硬盘一般用在大型服务器中，如：10000转，15000转；低速硬盘用在一般电脑中，包括笔记本电脑），台式机电脑一般用7200转，笔记本电脑一般用5400转，这主要是考虑功耗和散热原因。 硬盘速度又因接口不同，速率不同，一般而言，分IDE和SATA（也就是常说的串口）接口，早前的硬盘多是IDE接口，相比之下，存取速度比SATA接口的要慢些。 硬盘也随着市场的发展，缓存由以前的2M升到了8M,现在是16M或32M或更大，就像CPU一样，缓存越大，速度会快些。 5、显卡：这项与运行超大程序软件的响应速度有着直接联系，如运行CAD2007，3DStudio、3DMAX等图形软件。显卡除了硬件级别上的区分外，也有“共享显存”技术的存在，和一般自带显存芯片的不同，就是该“共享显存”技术，需要从内存读取显存，以处理相应程序的需要。或有人称之为：动态显存。这种技术更多用在笔记本电脑中。 6、电源，这个只要功率足够和稳定性好，稳定的电源是很重要的。 7、显示器：显示器与主板的接口也一样有影响，只是人们一般没有太在乎（请查阅显示设备相关技术资料）。

4、TMS320C54xDSP原理及应用的目录

第1章 绪论
1．1 引言
1．2 dsp芯片概述
1．3 运算基础
1．3．1 数据格式
1．3．2 定点算术运算
第2章 tms320c54x的cpu结构牙口存储器配置
2．1 tms320c54xdsp的结构
2．1．1 tms320c54xdsp的基本结构
2．1．2 tms320c54xdsp的主要特点
2．2 tms320c54x的总线结构
2．3 tms320c54x的cpu结构
2．3．1 算术逻辑运算单元
2．3．2 累加器
2．3．3 桶形移位器
2．3．4 乘累加器单元
2．3．5 比较选择存储单元
2．3．6 指数编码器
2．3．7 cpu状态控制寄存器
2．3．8 寻址单元
.2．4 tms320c54x存储器和i/o空间
2．4．1 存储器空间
2．4．2 程序存储器
2．4．3 数据存储器
2．4．4 i/o空间
第3章 指令系统
3．1 数据寻址方式
3．1．1 指令的表示方法
3．1．2 数据寻址方式
3．2 tms320c54x的指令系统
3．2．1 指令系统概述
3．2．2 指令系统分类
第4章 tms320c54x汇编语言程序设计
4．1 tms320c54x汇编语言的基本概念
4．1．1 tms320c54x汇编语句的组成
4．1．2 tms320c54x汇编语言中的常数、字符串、符号与表达
4．1．3 tms320c54x伪指令
4．1．4 tms320c54x宏命令
4．2 tms320c54x汇编语言程序设计的基本方法
4．2．1 tms320c54x汇编语言源程序的完整结构
4．2．2 顺序结构程序
4．2．3 分支结构程序
4．2．4 循环结构程序
4．2．5 子程序结构
4．3 tms320c54x汇编语言程序的编辑、汇编与链接过程
4．4 汇编器
4．4．1 coff文件的一般概念
4．4．2 汇编器对段的处理
4．5 链接器
4．5．1 链接器对段的处理
4．5．2 链接器命令文件
4．5．3 程序重定位
4．6 simulator的使用方法
4．6．1 软件仿真器概述
4．6．2 仿真命令
4．6．3 仿真器初始化命令文件
4．6．4 仿真外部中断
4．7 汇编程序举例
第5章 tms320c54x的引脚功能、流水线结构和外部总线结构
5．1 tms320c54x的引脚和信号说明
5．2 流水线结构
5．3 外部总线结构
5．3．1 外部总线接口信号
5．3．2 外部总线控制性能
5．3．3 外部总线接口时序图
第6章 tms320c54x片内外设
6．1 时钟发生器
6．1．1 时钟电路
6．1．2 时钟模块编程
6．1．3 低功耗(节电)模式
6．2 中断系统
6．2．1 中断结构
6．2．2 中断流程
6．2．3 中断编程
6．3 定时器
6．3．1 定时器结构
6．3．2 定时器编程
6．4 主机接口
6．4．1 hpi结构及其工作方式
6．4．2 hpi接口设计
6．4．3 hpi控制寄存器
6．5 串行口
6．5．1 串行口概述
6．5．2 串行口的组成框图
6．5．3 串行口编程
第7章 ccs开发工具及应用
7．1 ccs概述
7．1．1 ccs的发展
7．1．2 代码生成工具
7．1．3 ccs集成开发环境
7．1．4 dsp/bios插件
7．1．5 硬件仿真和实时数据交换
7．1．6 ccs小结
7．2 ccs的安装及窗口
7．2．1 ccs的安装
7．2．2 ccs的文件和变量
7．2．3 ccs的窗口、主菜单和工具条
7．2．4 tms320c5402dsk的配置和使用
7．2．5 xds510pp的配置和使用
7．3 开发一个简单的应用程序
7．3．1 创建一个新的工程
7．3．2 向一个工程里添加文件
7．3．3 查看源代码
7．3．4 编译和运行程序
7．3．5 修改程序设置和纠正语法错误
7．3．6 使用断点和观察窗口
7．3．7 使用观察窗口观察structure变量
7．3．8 测算源代码执行时间
7．4 算法和数据测试的例子
7．4．1 打开和查看工程
7．4．2 回顾源代码
7．4．3 为i/o文件增加探针
7．4．4 显示图形
7．4．5 执行程序和绘制图形
7．4．6 调节增益
7．4．7 gel文件的使用
7．4．8 进一步的探索
7．5 使用dsp/bios的语音实例[21]
7．5．1 dsp/biosswi和pip模块概述
7．5．2 语音实例
7．5．3 结论
第8章 dsp芯片应用
8．1 引言
8．2 dsp芯片c语言开发简介
8．2．1 tms320c54xc/c++编译器支持的数据类型
8．2．2 c语言的数据访问方法
8．2．3 c语言和汇编语言的混合编程方法
8．2．4 中断函数
8．2．5 存储器模式
8．2．6 其他注意事项
8．3 模/数接口设计
8．3．1 tlc320ad50及其接口[26]
8．3．2 模/数接口的硬件电路设计
8．3．3 模/数接口的软件设计
8．4 存储器接口设计
8．4．1 tms320c5409的存储器接口
8．4．2 flash擦写
8．4．3 bootload设计
8．5 g．726语音编解码系统
8．5．1 g．726算法简介
8．5．2 系统构成
8．5．3 系统软硬件设计
8．5．4 系统调试
8．6 语音实时变速系统
8．6．1 语音变速算法简介
8．6．2 系统构成
8．6．3 系统软硬件设计
8．6．4 系统调试
附录
附录1 tms320系列dsp的命名方法
附录2 tms320c54x引脚信号说明
附录3 tms320c54xdsp的中断向量和中断优先权
附录4 tms320c54x片内存储器映像外围电路寄存器
参考文献

5、芯片解密型号TMS320F2806哪里可以做？

TMS320F2806 具有闪存的 32位数字信号控制器
供应商：拍明芯城元器件商城(正在供货)
描述
F2806x Piccolo™系列微控制器 (MCU) 为 C28x 内核以及与引脚较少的器件中的高度集成控制外设耦合的 CLA 供电。该系列器件的代码与基于 C28x 的旧版代码兼容，同时具有较高的模拟集成度。
一个内部稳压器实现了单电源轨运行。对 HRPWM 模块实施了改进，以提供双边缘控制 （调频）。器件内还新增了采用 10 位内部基准的模拟比较器，可通过与其直接相连来控制 ePWM 输出。ADC 可在 0V 至 3.3V 的固定满量程范围内实施转换，支持 VREFHI/VREFLO 基准的比例运算。ADC 接口已针对低开销和延迟进行了优化。
特性
高效 32 位 CPU (TMS320C28x)
90Mhz（周期时间为 11.11ns）
16 × 16 和 32 × 32 乘法和累加 (MAC) 运算
16 × 16 双 MAC
哈佛 (Harvard) 总线架构
连动运算
快速中断响应和处理
统一存储器编程模型
高效代码（使用 C/C++ 和汇编语言）
浮点单元 (FPU)
本地单精度浮点运算
可编程平行加速器 (CLA)
32 位浮点算术加速器
独立于主 CPU 之外的代码执行
Viterbi、复杂算术、循环冗余校验 (CRC) 单元 (VCU)
扩展了 C28x 指令集以支持复杂的乘法、Viterbi 运算和循环冗余校验 (CRC)
嵌入式存储器
高达 256KB 的闪存
高达 100KB 的随机存取存储器 (RAM)
2KB 一次性可编程 (OTP) ROM
6 通道直接存储器访问(DMA)
低器件和系统成本
3.3V 单电源
无需电源排序
集成型加电复位和欠压复位
低功耗操作模式
无模拟支持引脚
尾数法：小尾数法
支持 JTAG 边界扫描
IEEE 标准 1149.1-1990 标准测试访问端口和边界扫面架构
计时
两个内部零引脚振荡器
片载晶体振荡器/外部时钟输入
看门狗定时器模块
丢失时钟检测电路
可支持所有外设中断的外设中断扩展 (PIE) 模块
三个 32 位 CPU 定时器
高级控制外设
多达 8 个增强型脉宽调制器 (ePWM) 模块
总共 16 个 PWM 通道（可支持 8 个 HRPWM）
每个 模块中的独立 16 位定时器
3 个输入增强型捕捉 (eCAP) 模块
多达 4 个高分辨率捕捉 (HRCAP) 模块
多达 2 个增强型正交编码器脉冲 (eQEP) 模块
12 位模数转换器 (ADC)，具有双路采样与保持 (S/H) 功能
高达 3.46每秒一百万次采样
高达 16 通道
片上温度传感器
128 位安全密钥和锁
保护安全内存块
防止固件逆向工程
串行端口外设
两个串行通信接口 (SCI) [UART] 模块
两个串行外设接口 (SPI) 模块
一个集成电路间 (I2C) 总线
一个多通道缓冲串行端口 (McBSP) 总线
一个增强型控制器局域网络 (eCAN)
通用串行总线 (USB) 2.0
（关于可用性，请参见“器件比较表”）
全速器件模式
全速或低速主机模式
多达 54 个支持输入滤波的独立可编程、复用通用输入/输出 (GPIO) 引脚
高级仿真 特性
分析和断点功能
通过硬件进行实时调试
封装选项
80 引脚 PFP 和 100 引脚 PZP PowerPAD ™散热增强薄型四方扁平封装 (HTQFP)
80 引脚 PN 和 100 引脚 PZ 薄型四方扁平封装 (LQFP)
温度选项
T：-40°C 至 105°C
S：-40°C 至 125°C
Q：-40°C 至 125°C（通过针对汽车 应用的 AEC Q100 认证）

6、求TMS320c6416的原理和使用方法

http://www.embeded.cn/article/6176.htm
在第三代移动通信系统WCDMA和CDMA2000中，为了能提供大容量和高质量的语音、可变速率数据、图像等业务，无线空中接口的传输速率在室内环境最高要达到2Mbit/s，在室外移动环境最高要达到384kbit/s。因此需要无线基站提供强大的处理能力。TI公司新推出的TMS320C6416是目前处理能力最强大的处理器（DSP），它的主频高达600MHz，专门用于设计高性能的3G无线基站。本文仅就TMS320C6416的硬件结构及其在 3G基站上行链路基带处理中的应用做一介绍。

1 TMS320C6416硬件结构

TMS320C6416 的硬件结构如图1所示。内部包括一个DSP内核、一级数据Cache、一级程序Cache、二级存储器、增强型DMA控制器（EDMA）、Vterbi译码协处理器（VCP）、Turbo译码协处理器（TCP）；对外接口包括两个外部存储器接口（EMIFA和EMIFB）、主机接口（HPI）、PCI接口、UTOPIA接口、多通道缓冲串口（McBSP）。

DSP内核采用超长指令字（VLIW）体系结构，有8个功能单元、64个32bit通用寄存器。一个时钟周期同时执行8条指令，运算能力可达到 4800MIPS（每秒百万条指令），支持8/16/32/64bit的数据类型。两个乘法累加单元一个时钟周期可同时执行4组16×16bit乘法或8 组8×8bit乘法，每个功能单元在硬件上都增加了附加功能，增强了指令集的正交性。除此之外还增加了一些指令用以削减代码长度和增加寄存器的灵活性。 TMS320C6416以后版本的主频可升级到1.1GHz。
为使数据能保持对超快速DSP内核的供给，TMS320C6416采用了两级超高速缓存器，即16Kbyte的一级数据Cache、16Kbyte的一级程序Cache和1024Kbyte的数据和程序统一内存。为了达到更大的扩展，1024Kbyte内存中的256Kbyte存储空间可设置用作二级Cache。

在内存和外设接口（EMIFA接口、EMIFB接口、HPI或PCI接口、McBSP串口、UTOPIA接口等）之间所有的数据传输都由EDMA来处理。 TMS320C6416的EDMA共有64个通道，每个通道的优先级都可编程设置，每个通道都对应一个专用同步触发事件，使得EDMA可以被外设来的中断、外部硬件中断、其它EDMA传输完成的中断等事件触发，开始进行数据的搬移。EDMA完成一个完整的数据搬移后，可从通道传输参数记录指定的链接地址处重新加载该通道传输参数。EDMA传输完成后，EDMA控制器可以产生一个到DSP内核的中断，出可以产生一个中断触发另一个EDMA通道开始传输。

TMS320C6416的存储器接口提供了到SDRAM、SBSRAM、异步器件如SRAM/ROM等存储器的无终接口，也可连接到外部I/O器件。存储器接口有EMIFA和EMIFB，其中EMIFA接口有64bit宽的数据总线，可连接64/32/16/8bit的器件；EMIFB接口有16bit宽的数据总线，可连接16/8bit的器件。一般情况下，EMIFA接口连接外部存储器（如SDRAM），EMIFB接口连接外部I/O器件（如FPGA）。

HPI是一个16/32Bit宽的异步并行接口，外部主机通过它可直接访问DSP的地址空间，也可向DSP加载程序。HPI接口支持16bit宽的数据总线和32bit宽的数据总线两种模式，两者均工作在异步从方式。

在TMS320C6416 中，增加了一个PCI接口，使得DSP很容易通过PCI接口无缝连接到一个具有PCI功能的外部主CPU上。PCI接口符合PCI2.2规范；具有PCI 主/从功能；支持32bit宽的地址和数据复用总线；工作频率最高为33MHz；外部主机可通过PCI接口访问DSP内部所有地址空间，向DSP加载程序；DSP也可通过该接口访问外部PCI存储空间。PCI接口和HPI接口共用相同的管脚，因此实际设计时两者只能选一个。

在TMS320C6416 中，还增加了一个UTOPIA接口，它支持UTOPIA II规范，发送数据总线和接收数据总线均为8bit宽，工作频率最高可达50MHz。UTOPIA接口作为ATM控制器的从方，在ATM层器件和物理层器件之间提供了一个标准的硬件接口。由于TMS320C6416内部没有专用的硬件模块处理ATM适应层功能，因此ATM适应层功能应该由DSP软件来实现。

另外，TMS320C6416还有三个多通道缓冲串口（McBSP），工作频率最高可达100MHz。其中McBSP1串口和UTOPIA接口复用，McBSP2串口和PCI的EEPROM接口复用，使用时要注意。

由于TMS320C6416采用了新型芯片制造工艺，I/O电压为3.3V，内核电压仅为1.2V。当时钟频率为600MHz时，DSP的最大功耗小于1.6W。

2 Viterbi译码协处理器VCP

在WCDMA系统中，语音和低速信令传输采用卷积码。卷积码译码方法有门限译码、硬判断Viterbi译码和软判断Viterbi译码。TMS320C6416中的VCP可进行硬判决Viterbi译码或办判决Viterbi译码。

VCP的输入为DSP软件根据待译码数据计算得到的分支度量。若为硬判决，每个输出符号用1bit表示；若为软判决，每个输出符号用16bit表示， VCP也计算Vterbi译码的质量指示Yamamoto比特。VCP的可编程参数包括：约束长度K（5、6、7、8、9）、编码速率r(1/2、 1/3、1/4)、编码器生成多项式、编码块长度F、是否使用滑窗及滑窗参数（可靠程度R、收敛长度C）、硬判决还是软判决、计算状态矩阵的初始条件、质量指示Yamamoto比特门限等。
VCP的内部结构如图2所示。其中EDMA接口包含译码输入数据 FIFO和输出数据FIFO；存储单元包含存储器内部状态矩阵和判决的回溯路径；运算单元根据输入分支度量进行加、比较、选择运算和回溯；VCPINT为 VCP译码完成后到DSP内核的中断；VCPXEVT触发EDMA通道29，搬移VCP的可编程配置参数或待译码数据的分支度量到VCP内部寄存器或内部输入FIFO；VCPREVT触发EDMA通道28，从VCP输出FIFO搬移译码结果到DSP内部或外部存储区。

DSP协同VCP进行译码处理的过程如下：

（1）DSP初始化输入缓冲区。DSP根据待译码数据预先计算其分支度量（分支度量的计算见参考文献[5]），并写入指定的缓冲区。

（2）DSP分配输出缓冲区，准备存储译码结果。

（3）准备VCP的寄存器配置参数。这些参数首先准备好放在DSP的内存或外存，当VCP启动时由EDMA写入VCP内部寄存器。

（4）设置EDMA参数。设置EDMA通道29参数，由VCPXEVT触发，搬移VCP配置参数到VCP内部寄存器，搬移待译码数据的分支度量到VCP内部输入 FIFO；设置EDMA通道28参数，由VCPREVT触发，从VCP输出FIFO搬移VCP译码结果到DSP指定的输出缓冲区。

（5）使能EDMA。使能EDMA通道28和29，使其可以响应VCPXEVT和VCPREVT同步触发事件。

（6）启动VCP。DSP写“开始”命令到VCP内部的命令寄存器（VCPEXE），这会使VCP生成VCPXEVT事件，触发EDMA通道29，搬移配置参数和待译码数据的分支度量到VCP。

（7）处理VCP译码结果。VCP译码完成后会触发EDMA，由EMDA通道28搬移译码结果到DSP指定的输出缓冲，还会产生到DSP内核的中断。DSP应响应这个中断，对译码结果进行处理。

VCP 的工作频率为150MHz，最大可处理558路7.95 ARM语音信道。对于3G ARM 12.2K语音信道，约束长度为9，编码速率为1/3，编码数据的长度为81，当信噪比SNR为1dB时译码结果的误码率BER为1.00E-02，当信噪比SNR为3.25dB时译码结果的误码率BER为1.00E-05。

3 Turbo译码协处理器TCP

在WCDMA、CDMA2000系统中，数据传输采用Turbo码。Turbo译码算法包括软输出Viterbi算法（SOVA）、最大后验概率算法（MAP）。TMS320C6416中的TCP中采用的是MAX*-LOG-MAP译码算法。

TCP 执行的译码算法是一种迭代MAP算法，原理框图如图3所示。第一个MAP译码器接收信息比特R0和校验比特R1，产生的软输出A1e进行交织作为对先验概率的改进估计，输入到第二个MAP译码器中。第二个MAP译码器还同时输入接收信息序列的交绞序列/RO和校验比较序列R2，译码产生的软输出A2e进行解交织并作为第一个MAP译码器的先验概率，这样反复进行，成为迭代译码。经过多次迭代后，对第二个MAP译码器的输出结果A2进行解交织和硬判决，作为 Turbo译码器的译码结果。

TCP有两种译码模式，当编码块长度大小等于5114时，TCP完成MAP算法和整个迭代过程，直接输出译码硬判决结果；当编码块长度大于5114（仅对CDMA2000而言）时， TCP仅完成MAP算法，多次迭代、交织、解交织和硬判决由DSP软件来完成。对WCDMA系统而言，编码块长度小于等于5114，此时TCP完成整个译码过程。

待译码数据的系统信息位和校验位必须由DSP进行8 比特量化处理。8比特中第一位为符号位，接着四位是整数位，最后三位为小数位（具体计算见参考文献[2]）。量化后才能输入到TCP进行译码。TCP译码后每个输出符号用1bit表示。TCP的可编程配置参数包括：编码速率r(1/3、1/4)、编码块长度F、译码模式选择、最大迭次数、停止迭代的信噪比（SNR）门限等。DSP输入到TCP的数据还包括Turbo码交织表。

TCP 的结构框图和VCP的结构框图类似，如图4所示。输入数据（待译码数据、配置参数、交织表）都由EDMA通道31输入到TCP内，EDMA通道31由 TCP发出的同步事件TCPXEVT触发；译码结果由EDMA通道30从TCP内搬移到DSP指定的存储区，EDMA通道30由TCP发出的同步事件 TCPREVT触发；TCP译码完成后也生成一个到DSP内核的中断TCPINT。

DSP协同TCP进行译码处理的过程和VCP类似，具体过程如下：
（1）DSP初始化输入缓冲区。DSP对待译码数据进行8bit量化并写放指定缓冲区，Turbo码交织表也写入指定缓冲区。

（2）DSP分配输出缓冲区，准备存储结果。

（3）准备TCP的寄存器配置参数，TCP启动后由EDMA写入TCP内部寄存器。

（4）设置EDMA参数。设置EDMA通道30、31参数，由TCP的两个同步事件触发，控制EDMA向TCP输入数据和从TCP输出译码结果。

（5）使能EDMA。使能EDMA通道30和31，使其可以响应TCPXEVT和TCPREVT同步触发事件。

（6）启动TCP。DSP写“开始”命令到TCP内部命令寄存器，这会使TCP生成TCPXEVT事件，触发EDMA通道31，搬移待译码数据、交织表、寄存器配置参数到TCP。

（7）处理TCP译码结果。TCP译码完成后会触发EDMA通道30输出译码结果，还会产生到DSP内核的中断。DSP响应这个中断，对译码结果进行处理。

TCP 的工作频率为300MHz，最大可处理29路384K数据信道；对编码速率1/3、编码块长度为3840的数据帧进行6次迭次译码所需时间为0.3ms。对于编码速率1/3、编码块长度为1400的数据帧进行8次迭代译码，当信噪比SNR为0.8dB时译码结果的误码率BER为1.00E-04，当信噪比 SNR为1.6dB时译码结果的误码率BER为5.00E-08。

4 TMS320C6416在WCDMA基站上行链路基带处理中的应用

TMS320C6416 在WCDMA基站上行链路基带处理中的应用方案如图5所示。在该方案中，经过射频接收、A/D转换、中频处理后的数据送到FPGA/ASIC， FPGA/ASIC完成码片速率级处理如RAKE接收等；然后送到DSP，DSP（TMS320C6416）主要进行符号速率级算法处理，如第二次解交织、物理信道合并、传输信道解复用、解速率匹配、合并无线帧、第一次解交织、Viterbi译码/Turbo译码、去CRC校验比特、FP帧组成等。外部主CPU完成信令面协议的处理，同时控制整个单板。

DSP的 16bit宽的EMIFB异步接口连接到FPGA/ASIC，用来控制FPGA/ASIC并读取解调后的数据；DSP的HPI接口连接到外部主CPU，外部主CPU通过HPI下发信道的建立、删除等命令；DSP的64bit宽的EMIFA接口连接到一个外部SDRAM，用来缓存处理过程中的中间数据； UTOPIA接口连接到接口电路，把FP帧转换成ATM信元进而送到RNC进行上层业务处理。

在WCDMA 系统中，移动终端发出的信号通过空中接口到达无线基站。在基站中经过射频接收、中频处理、RAKE接收，然后进行信道解复用、解交织和 Viterbi/Turbo译码处理。在没有采用TMS320C6416的系统中，两种译码可以由DSP软件来实现，但这会大大降低DSP处理其它业务的能力；译码也可以由外部FPGA/ASIC硬件实现，但这会增加单板器件的密度和功耗。TMS320C6416除了具有比一般DSP更强大的处理能力外，内部还集成了一个Viterbi译码处理器和Turbo译码协处理器，提供的符号率处理性能几乎是TMS320C6203的十几倍，因此 TMS320C6416十分适合3G基站基带符号速率级处理。

TMS320C6203 现已用在大多数无线设备制造商的3G基站设计中。为了在低功耗和低成本下具有更大的通道密度，这些厂商需重新设计他们的设备。而TMS320C6416目标代码与TMS320C6203兼容，软件移值方便，再加上TMS320C6416具有的强大处理能力和低功耗特性，目前已有很多无线设备制造商打算在 3G基站设计中采用TMS320C6416。

7、.hpi 文件是什么东东？用什么软件打开呀？

实在不好意思，真的没听过这各格式的文件。爱莫能助了。
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
HPI主机接口构成

TMS320C5402芯片的HPI接口分为HPI8（8位主机接口）和HPI16（16位主机接口）两种，其应用方式大同小异，限于篇幅本文主要介绍HPI8。HPI8实际上是一个8位的并行端口，主机通过它可以直接访问DSP片内的一段RAM。在早期的DSP中，这段公用的RAM是一段2K字的双口RAM（对于TMSVC5402则可以访问所有的片内RAM）。当主机和DSP同时访问同一地址时，主机优先。由于TI的DSP芯片都是16位的，而HPI8只有8根数据线，所以数据的传输必须以字节为单位。在DSP与主机传送数据时，HPI能自动地将外部接口传来连续的8位数组合成16位数后传送给主机。

HPI主机由以下五个部分组成：

·HPI存储器（DARAM）。HPI RAM主要用于DSP与主机之间传送数据，也可以用作通用的双导址数据RAM或程序RAM。

·HPI地址寄存器（HPIA）。它只能由主机对直接访问。该寄存器中存放着当前寻址的HPI存储单元的地址。

·HPI数据锁存器（HPID）。它也只能由主机对其直接访问。如果当前进行读操作，则HPID中存放的是要从HPI存储器中读出的数据；如果当前进行写操作，则HPID中存放的是将要写到HPI存储器的数据。

·HPI控制寄存器（HPIC）。DSP和主机都能对它直接访问。

·HPI控制逻辑。用于处理HPI与主机之间的接口信号。

HPI控制寄存器（HPIC）对HPI的工作模式进行控制，HPIC必须在进行HPI访问前由主机初始化。当主机要随机访问HPI RAM时，必须先发送一个地址到HPIA（HPI地址寄存器），然后访问该地址所指向的RAM单元。当主机需要连续访问一段HPI RAM中，则需要发送该段首地址到HPIA，然后以地址自增的方式访问。这时候主机每访问完一个存储单元后HPIA自动指向下一个单元。主机可以通过置位HPIC中的DSPINT位来中断DSP芯片，DSP芯片也可以通过置位HPIC中的HINT位来中断主机，此时HPI的引脚HINT被置位低电平，从而向主机发出中断请求。主机可以通过置位HINT来屏蔽此中断。HPI的数据、控制引脚都是专用的，它保证了HPI和DSP操作的并行性。HPI的引脚在无主机访问时呈高阻态，因此可以直接挂在主机数据总线上，使得硬件电路特别简单。

HPI引脚由以下几部分组成：

（1）HD0～HD7：双向并行三态数据总线。当不传送数据（HDSx或HCS=1）或EMU1/OFF=0时，HD0～HD7均处于高阻态。

（2）HCS：HPI片选信号。作为HPI的使能输入端，在每次寻址期间必须为低电平，而在两次寻址之间也可以停留在低电平。

（3）HAS：地址选通信号，此信号用于主机的数据线和地址线复用的情况。当不用时此信号应接高。

（4）HBIL：字节识别信号，用于识别主机传送过来的是第一个字节还是第二个字节。当HBIL=0时为第一个字节，HBIL=1时为第二个字节。

（5）HCNTL0、HCNTL1：主机控制信号，用来选择主机所要寻址的寄存器。当HCNTL1/HENTL0为00时，表明主机访问HPIC；当为01时，表明主机访问用HPIA指向的HPID，每读一次，HPIA事后增加1，每写一次，HPIA事先增加1；当为10时，表明主机访问HPIA；当为11时，表明主机访问HPID，而HPIA不受影响。

（6）HDS1、HDS2：数据选通信号，在主机寻址HPI周期内控制数据的传送。

（7）HINT：HPI中断输出信号，受HPIC中的HINT位控制。

（8）HRDY：HPI准备好端。高电平表示HPI已准备好执行一次数据传送；低电平表示HPI正忙于完成当前事务，用于连续高速主机。

（9）HR/W：HPI读写信号。高电平表示主机要读HPI，低电平表示写HPI。

（10）HPIENA：HPI允许信号，若系统选中HPI则将它连到高电平，否则悬空或接低电平。

主机访问HPI的一个字包括两个步骤：首先访问第一个字节，此时HBIL为0；然后访问第二个字节，此时HBIL为1；这两步组成一个访问单元。这个访问单元不可被拆开或颠倒，不管当前访问的是HPIA、HPIC还是HPID。

HPI有两种工作方式：

·共用寻址方式（SAM），这是常用的操作方式。在SAM方式下，主机和DSP都能寻址HPI寄存器，异步工作的主机的寻址可以在HPI内部得到同步。如果DSP与主机的周期发生冲突，主机有优先权。

·仅主机寻址方式（HOM）。在HOM方式下，只能让主机寻址HPI存储器，DSP则处于复位状态或所有内部和外部时钟都停止的IDLE2空转状态（最小功耗状态）；

HPI支持DSP与主机之间数据的高速传输。在SAM工作方式，若HPI每5个时钟周期传送一个字节，主机的运行频率可达（fdsp×n）/5。其中fdsp是DSP的时钟频率，n是主机进行一次外部寻址所需的周期数，通常n为3（或4）。假定DSP的运行频率为100MHz，主机的时钟频率可达60（或80）MHz，且不需插入等待周期。而在HOM方式下，主机可以更快的速度工作，且与DSP的时钟频率无关。

8、HPI是什么意思？

HPI主机接口构成

TMS320C5402芯片的HPI接口分为HPI8（8位主机接口）和HPI16（16位主机接口）两种，其应用方式大同小异，限于篇幅本文主要介绍HPI8。HPI8实际上是一个8位的并行端口，主机通过它可以直接访问DSP片内的一段RAM。在早期的DSP中，这段公用的RAM是一段2K字的双口RAM（对于TMSVC5402则可以访问所有的片内RAM）。当主机和DSP同时访问同一地址时，主机优先。由于TI的DSP芯片都是16位的，而HPI8只有8根数据线，所以数据的传输必须以字节为单位。在DSP与主机传送数据时，HPI能自动地将外部接口传来连续的8位数组合成16位数后传送给主机。

HPI主机由以下五个部分组成：

·HPI存储器（DARAM）。HPI RAM主要用于DSP与主机之间传送数据，也可以用作通用的双导址数据RAM或程序RAM。

·HPI地址寄存器（HPIA）。它只能由主机对直接访问。该寄存器中存放着当前寻址的HPI存储单元的地址。

·HPI数据锁存器（HPID）。它也只能由主机对其直接访问。如果当前进行读操作，则HPID中存放的是要从HPI存储器中读出的数据；如果当前进行写操作，则HPID中存放的是将要写到HPI存储器的数据。

·HPI控制寄存器（HPIC）。DSP和主机都能对它直接访问。

·HPI控制逻辑。用于处理HPI与主机之间的接口信号。

HPI控制寄存器（HPIC）对HPI的工作模式进行控制，HPIC必须在进行HPI访问前由主机初始化。当主机要随机访问HPI RAM时，必须先发送一个地址到HPIA（HPI地址寄存器），然后访问该地址所指向的RAM单元。当主机需要连续访问一段HPI RAM中，则需要发送该段首地址到HPIA，然后以地址自增的方式访问。这时候主机每访问完一个存储单元后HPIA自动指向下一个单元。主机可以通过置位HPIC中的DSPINT位来中断DSP芯片，DSP芯片也可以通过置位HPIC中的HINT位来中断主机，此时HPI的引脚HINT被置位低电平，从而向主机发出中断请求。主机可以通过置位HINT来屏蔽此中断。HPI的数据、控制引脚都是专用的，它保证了HPI和DSP操作的并行性。HPI的引脚在无主机访问时呈高阻态，因此可以直接挂在主机数据总线上，使得硬件电路特别简单。

HPI引脚由以下几部分组成：

（1）HD0～HD7：双向并行三态数据总线。当不传送数据（HDSx或HCS=1）或EMU1/OFF=0时，HD0～HD7均处于高阻态。

（2）HCS：HPI片选信号。作为HPI的使能输入端，在每次寻址期间必须为低电平，而在两次寻址之间也可以停留在低电平。

（3）HAS：地址选通信号，此信号用于主机的数据线和地址线复用的情况。当不用时此信号应接高。

（4）HBIL：字节识别信号，用于识别主机传送过来的是第一个字节还是第二个字节。当HBIL=0时为第一个字节，HBIL=1时为第二个字节。

（5）HCNTL0、HCNTL1：主机控制信号，用来选择主机所要寻址的寄存器。当HCNTL1/HENTL0为00时，表明主机访问HPIC；当为01时，表明主机访问用HPIA指向的HPID，每读一次，HPIA事后增加1，每写一次，HPIA事先增加1；当为10时，表明主机访问HPIA；当为11时，表明主机访问HPID，而HPIA不受影响。

（6）HDS1、HDS2：数据选通信号，在主机寻址HPI周期内控制数据的传送。

（7）HINT：HPI中断输出信号，受HPIC中的HINT位控制。

（8）HRDY：HPI准备好端。高电平表示HPI已准备好执行一次数据传送；低电平表示HPI正忙于完成当前事务，用于连续高速主机。

（9）HR/W：HPI读写信号。高电平表示主机要读HPI，低电平表示写HPI。

（10）HPIENA：HPI允许信号，若系统选中HPI则将它连到高电平，否则悬空或接低电平。

主机访问HPI的一个字包括两个步骤：首先访问第一个字节，此时HBIL为0；然后访问第二个字节，此时HBIL为1；这两步组成一个访问单元。这个访问单元不可被拆开或颠倒，不管当前访问的是HPIA、HPIC还是HPID。

HPI有两种工作方式：

·共用寻址方式（SAM），这是常用的操作方式。在SAM方式下，主机和DSP都能寻址HPI寄存器，异步工作的主机的寻址可以在HPI内部得到同步。如果DSP与主机的周期发生冲突，主机有优先权。

·仅主机寻址方式（HOM）。在HOM方式下，只能让主机寻址HPI存储器，DSP则处于复位状态或所有内部和外部时钟都停止的IDLE2空转状态（最小功耗状态）；

HPI支持DSP与主机之间数据的高速传输。在SAM工作方式，若HPI每5个时钟周期传送一个字节，主机的运行频率可达（fdsp×n）/5。其中fdsp是DSP的时钟频率，n是主机进行一次外部寻址所需的周期数，通常n为3（或4）。假定DSP的运行频率为100MHz，主机的时钟频率可达60（或80）MHz，且不需插入等待周期。而在HOM方式下，主机可以更快的速度工作，且与DSP的时钟频率无关。

这样满意了吧！不说清楚怎么给你解释啊！

9、pos机怎么升级新系统

1.监听程序抄大多时间是隐藏的，或从任务栏点击查看。监听程序定期检测服务器是否有新版本发布从 服务器下载log文件，然后和本机log文件比对（新的版本号，日期，比较大小来实现）。若版本号 无更新，则无响应。若版本号更新，则弹出消息给用户，询问用户是否立即升级，若设定为固定时 间升级则不弹出询问消息。
2. 用户选择升级后，主机则命令pos机端关闭主程序，然后将cupos文件夹传送给主机，主机按编号 将不同pos端的cupos文件汇总，并保存到备份的文件夹里。
3. 主机将备份的旧版本传送给服务器，服务器创建一个临时文件夹用来存放。上传完毕后，服务 器开始按照店面顺序，处理旧版本的文件，用新版本文件，替换覆盖旧文件，实现旧版本的升级。
4. 升级过程结束后，服务器将新文件按指定顺序下发到各个主机端，主机端存放到指定的文件夹，然 后按各个对应的pos端，将新版本的cupos覆盖旧版的cupos文件，覆盖完成后，pos机更新完成， 并发送报告给主机，主机在日志中记录新版本号，然后重新启动各个pos机的主程序，至此升级完成

10、TASCO tms-723的使用说明

光学系统 测定角度 入射角60°-受光角60°/入射角20°-受光角20°, 可由按键切换选择
测量范专围属 0~100(解析度1)
再现性 ±5%F.S.,±1 digit
显示范围 0~199
受测面积 60°时:6*3mm; 20°时:4*3mm
光源 LED,波长890mm
受光器 SPD,高精度矽光感应器
校正方式 ZERO,SPAN两点校正,附标准校正片
电源 三号电池*4
其他功能 测量值保留HOLD/自动手动关机/测定角指定20°-60度°
外型尺寸mm(350g) 主机140*75*34/感应器D88*W30*H45mm
备注 测量值在70°以上,请以20°测量之